계산 원리
LDO는 입력과 출력의 전압 차이만큼을 열로 버립니다. 접지 전류 Iq도 입력 전압에서 소모되므로 손실에 더해집니다.
PD = (Vin − Vout) × Iout + Vin × IqTj = Ta + PD × θJAη = (Vout × Iout) / (Vin × (Iout + Iq))드롭아웃 여유 = Vin − Vout
사용 예
Vin 5 V에서 Vout 3.3 V, 부하 500 mA를 공급하면 전압 차 1.7 V에 의해 0.85 W가 열로 나옵니다. Iq 50 µA에 의한 손실은 0.25 mW로 무시할 만합니다. θJA가 60 °C/W이면 온도 상승은 약 51 °C이므로 Ta 25 °C일 때 Tj는 약 76 °C입니다. 효율은 약 66 %입니다.
설계 팁
- 입력과 출력의 차이가 클수록 손실이 선형으로 늘어납니다. 입력 전압이 높고 출력이 낮다면 앞단에 벅 컨버터를 두어 전압 차를 줄이는 방법을 검토하세요.
- θJA는 PCB 구리 면적, 써멀 비아, 패키지 종류에 따라 크게 달라집니다. 데이터시트의 레이아웃 조건과 실제 보드가 같은지 확인해야 합니다.
- 부하 전류가 작고 대기 시간이 길다면 Iq가 전체 효율을 좌우합니다. 저 Iq 제품을 고르거나 대기 시 LDO를 끄는 구조를 씁니다.
- 최대 주변 온도에서 Tj가 데이터시트 최대값보다 충분히 낮은지 확인하고, 여유를 10~20 °C 정도 두는 것이 일반적입니다.
주의사항
- 정상 상태의 평균 손실만 계산합니다. 짧은 부하 펄스에서는 열 시정수 때문에 순간 접합 온도가 더 높을 수 있습니다.
- θJA는 표준 시험 보드 기준 값이므로 실제 보드에서는 달라질 수 있습니다.
- Vin이 Vout보다 높아야 하며, 드롭아웃 근처에서는 출력 전압이 떨어져 효율 계산이 실제와 어긋날 수 있습니다.
자주 묻는 질문
Tj 계산에 쓰는 θJA는 어디서 얻나요?
데이터시트의 열 특성표에서 JEDEC 보드 조건의 θJA를 확인하세요. 실제 보드의 구리 면적과 써멀 비아가 다르면 값이 달라지므로, 가능하면 실측으로 보정하는 것이 좋습니다.
LDO 대신 스위칭 레귤레이터를 쓰는 기준은 무엇인가요?
입력과 출력 전압 차이가 크고 전류가 클 때는 LDO 손실이 열로 쌓이므로 스위칭 방식이 유리합니다. 잡음에 민감한 아날로그나 RF 전원에는 LDO가 유리할 수 있습니다. 두 방식의 효율을 같은 조건에서 비교하세요.
접지 전류 Iq는 효율에 얼마나 영향을 주나요?
부하 전류가 mA 단위이면 µA 단위 Iq의 영향은 거의 없습니다. 하지만 부하가 대기 상태에서 µA로 떨어지면 Iq가 효율을 지배합니다. 저Iq 제품이나 대기 시 전원 차단 구조를 고려하세요.